エヌビディアが2026年に投入する次世代CPU「Vera」の技術詳細が公開された。目を引くのは、AIエージェントがツールを使い、コードを実行し、学習する際に生じる「GPUの待ち時間」を根本から削るアーキテクチャだ。本記事は公開特許および技術ブログの一次情報を基に、VeraがもたらすAI工場の競争構造変化を編集視点で読み解く。

GPUを止める「見えない渋滞」の正体

大規模言語モデルを活用するエージェントAIは、推論だけでなく、外部ツールの起動やコード実行、データ検索といった多段階の処理を連続して行う。ここで問題になるのが、CPU側の処理遅延だ。アクセラレータであるGPUが計算を終えても、次の推論ステップに必要な道具立てがCPU上で整わなければ、GPUは待機状態に陥る。今回の技術資料では、特に「KVキャッシュの退避」が生じる局面に着目している。CPUの逐次処理が滞ると、保持していた文脈データが失われ、結果として同じ計算を繰り返す無駄が生じる。これは単なる演算速度の問題ではなく、AIデータセンター全体の稼働効率を左右する構造的な制約となっていた。

逐次処理の密度に着目した「88コア」の意味

Veraアーキテクチャが追求したのは、プロセッサ全体に負荷がかかった状態での「持続的なシングルコア性能」だ。これは従来の最大クロック競争とは次元が異なる。88個のOlympusコアを単一のダイに統合し、大容量のユニファイドキャッシュと拡張性の高いコヒーレンシーファブリックを搭載。結果として、全ソケットがフル稼働する高負荷時でも、従来のx86系CPUと比較してピーク時のレイテンシを40%低減し、コアあたりのメモリ帯域幅を3倍以上に引き上げたという。エージェントは並列処理だけでなく、依存関係のある連続ステップをいかに速く抜けるかが生命線であり、この設計はまさにその要求に応える。

強化学習で変わる「GPUとCPUの主従関係」

AIの学習フェーズにおいて、Veraは単なる補助演算装置ではない。特に強化学習（RL）では、GPUがモデルを更新する一方で、CPUはエージェントが行動する仮想環境（シミュレーション）を生成し続けるという分業が発生する。CPUが環境ロールアウトの生成で滞ると、GPUに新鮮な訓練データが届かず、学習曲線が悪化する。Veraはここで1.8倍のスループット向上を達成しており、より質の高い方策勾配の生成に寄与する。これは、CPUが「データを運ぶだけの存在」から「知的な探索空間を生み出す存在」へと役割を変えつつあることを示している。AI工場の生産性は、もはやGPUの性能だけで決まるものではない。

消費電力半減がもたらす配備の経済合理性

性能向上と並んで見逃せないのが、電力効率の飛躍的な改善だ。Veraは従来のデータセンター向けx86 CPUと比較して、半分以下の消費電力で高いメモリ帯域を達成する設計となっている。AIエージェントの商用サービスでは、対話の応答性を保つために常時多数のCPUが稼働し続ける。この常駐コストの低減は、AI工場のサービスレベル契約（SLA）遵守率を高めながら、運営コストを圧縮する直接的な武器となる。性能を高めつつハードウェアの設置基数や熱制限の制約を緩和できる点は、事業者にとっては単なるスペック競争を超えた現実的な導入メリットとなる。